工作(zuo)内容

1、设计汽车级模拟混合信号、驱动(dong)和电源管(guan)理产品(pin)；

2、晶体(ti)管级电路设计(ji)：包(bao)括(kuo)但不限于芯片顶层架构设计(ji)，ESD保护(hu)拓(tuo)扑设计(ji)，模块电路定义到拓(tuo)扑实现，电路参数调整和仿真，版图寄生参数提取后仿真，指导(dao)版图工(gong)程(cheng)师(shi)，撰写(xie)设计(ji)报告；

3、创建电路(lu)原(yuan)理图和仿真电路(lu)并验证全温度、全工艺角下(xia)的电路(lu)特性；

4、对产品全流程(cheng)进行(xing)技(ji)术指(zhi)导，包括良率提(ti)高(gao)和可靠性(xing)测试。

任职条(tiao)件

1、硕士及(ji)以上学(xue)历，电(dian)子、微(wei)电(dian)子等相(xiang)关专业；

2、在模(mo)拟、电源管理、控制(zhi)理论和器件物理等方面有(you)扎实(shi)的基(ji)础知识(shi)储(chu)备；

3、理(li)解基本电(dian)路原理(li)：带隙基准、电(dian)流参(can)考、上电(dian)复位(wei)、比(bi)较器(qi)(qi)、放大(da)器(qi)(qi)、IO接口(kou)、电(dian)位(wei)调整(zheng)器(qi)(qi)、振荡器(qi)(qi)、PLL等(deng)；

4、熟(shu)悉电(dian)源模块架(jia)构：LDO 或Chargepump 或Buck 或Boost；

5、熟悉高压BCD或CMOS工(gong)(gong)艺制(zhi)程(cheng)，可以(yi)指导版图工(gong)(gong)程(cheng)师完(wan)成电路布(bu)局和连线(xian)；

6、对产品(pin)性能和可靠性有执着的追(zhui)求；

7、团(tuan)(tuan)(tuan)队(dui)合作(zuo)和沟通(tong)能力强，能够高效(xiao)地同设计团(tuan)(tuan)(tuan)队(dui)，测试团(tuan)(tuan)(tuan)队(dui)，产品团(tuan)(tuan)(tuan)队(dui)和质量团(tuan)(tuan)(tuan)队(dui)协作(zuo)；

8、熟悉Cadence 模拟(ni)设计工具平台，熟悉混合信(xin)号AMS仿真环境；

9、有车规(gui)或者(zhe)高可靠性(xing)设计(ji)经验者(zhe)优先；

有ESD，EMC设计或测(ce)试经验者优先。

工作内容

1、设计各(ge)种类型的IO和ESD电(dian)路；

2、晶体管级(ji)电路设(she)计(ji)：包括但不限于芯片(pian)IO架构设(she)计(ji)，ESD保(bao)护拓扑(pu)设(she)计(ji)，电路参数(shu)调(diao)整和(he)仿(fang)(fang)真(zhen)，版图寄生参数(shu)提取后仿(fang)(fang)真(zhen)，指导版图工(gong)程师，撰写设(she)计(ji)报(bao)告；

3、创建电路原(yuan)理图和仿真电路并(bing)验证全温度、全工(gong)艺(yi)角下的电路特性；

4、对产(chan)品全流程进行技术指(zhi)导，包括良率提高和可靠性测试。

任(ren)职条件

1、硕(shuo)士及以(yi)上(shang)学历，电子(zi)、微(wei)电子(zi)等(deng)相关专业；

2、在模(mo)拟、ESD、控(kong)制(zhi)理(li)论和器(qi)件物理(li)等方(fang)面有扎(zha)实的基础知识储备；

3、理(li)解基本电(dian)路(lu)原理(li)：基本的模(mo)拟电(dian)路(lu)和ESD架构；

4、熟悉ESD设计(ji)；

5、对产(chan)品性能和(he)可(ke)靠性有执着(zhe)的追求(qiu)；

6、团(tuan)队合作和沟通能力强(qiang)，能够高(gao)效(xiao)地同设计团(tuan)队，测试团(tuan)队，产(chan)品团(tuan)队和质量团(tuan)队协作；

熟悉Cadence 模拟设计工具(ju)平台，熟(shu)悉(xi)混合信号AMS仿(fang)真(zhen)环境；

工作内容：

负责SoC级mix-spice功(gong)能验(yan)证。

负(fu)责开发、调(diao)试(shi)和更新(xin)mix-spice测试(shi)环境。

负责制定(ding)验证策略和验证计(ji)划(hua)，并(bing)按(an)计(ji)划(hua)开(kai)发C/VAMS/SV测试(shi)代码。

Debug SoC RTL代(dai)码和模拟内部电路。

对模拟模块创建AMS模型和对模型进行(xing)验(yan)证。

支持(chi)模拟模块在SoC级(ji)的(de)功能(neng)验证，支持(chi)Silicon失(shi)效(xiao)分析。

背景需求：

具有(you)微电(dian)子或相关专业的本科(ke)、硕士或以(yi)上学历。

有(you)SoC级mix-spice验(yan)(yan)证经验(yan)(yan)，模拟设计经验(yan)(yan)，SoC级数字(zi)验(yan)(yan)证经验(yan)(yan)者优(you)先。

熟悉SoC架(jia)构(gou)，电源管理架(jia)构(gou)，系统复位架(jia)构(gou)，时钟架(jia)构(gou)等(deng)。

熟(shu)悉常用模拟电路模块，例如bandgap reference, amplifier, LDO, oscillator, PLL, ADC, DAC, IO等。

熟悉SoC级RTL和模拟电路内(nei)部的问题定(ding)位(wei)和分析解决(jue)。

熟悉C语(yu)言及Verilog/System Verilog/Verilog AMS

熟悉mix-spice相关工具，如(ru)Spectre，AMS等。

好(hao)的学习和(he)沟通能(neng)力(li)。